Intel：开发量子计算机，硅才是理想材料

希大·2016-12-22 15:06

有望实现更多量子比特，大幅度增加计算能力

芯片制造商Intel在去年加入到开发量子计算机的行列中，与荷兰科研机构QuTech量子研究所的研究人员展开为期10年的合作，并成立了一个5000万美元的投资项目。这月初Intel发表了报告，称他们可以在芯片工厂使用的标准硅晶元上，生长一层超纯硅膜，用于量子计算。但是基于硅的量子比特研究，大大落后于囚禁离子和超导量子技术

2014年新南威尔士大学，德鲁拉克领导的团队制造出了“人造原子”量子比特，使用的设备跟制造电子产品中硅晶体管的设备几乎是一样的。新南威尔士大学的Andrew Dzurak教授认为，想要获得成百上千个量子比特，对量子比特的工艺稳定性提出了非常高的要求，Intel的成功也可以算得上是半导体行业一个标志性的节点。Dzurak表示，一些公司也在使用现有的芯片制造方法来制作超导量子比特。但是制出的设备比晶体管要大，并且没有大批量制作和包装的方法。

Intel这一项目的负责人、量子硬件总监Jim Clarke认为，基于硅材料的量子比特在开发量子计算机方面更有优势（尽管Intel也在做超导量子比特的研究）。硅的一大优势在于使用晶体管制作传统硅芯片的工艺和设备都非常完善和成熟，因此可以快速推动硅量子比特的发展。研究硅量子比特的另外一个原因在于相比其他的超导材料，硅量子比特更的稳定性更好。

量子计算为什么这么火？这可能要从经典计算机的运算能力说起。Intel创始人之一戈登·摩尔在上世纪60年代提出：当价格不变时，集成电路上容纳的元器件数目，约隔18-24个月便会增加一倍，性能也将提升一倍。从下图1971-2008年CPU中晶体管数量（衡量计算机性能的重要指标之一）的变化趋势我们可以发现，和摩尔提出了理论基本相符。为了集成更多的晶体管，提高计算机的计算能力，就需要将晶体管的体积减小。

图自维基百科

但是根据相关资料，我们需要思考晶体管可以小到什么程度？作为消费级工业品，晶体管的极限可能是7纳米，作为企业级产品，晶体管的极限可能是5纳米。未来对于计算能力的不断追求可能需要晶体管的大小减至原子大小，尚没有工艺可以完成这一愿景。同时随着晶体管的不断减小，密度和速度的增加，晶体管之间的电泄露以及芯片的发热问题会越来越严重，这也制约着CPU的发展。再向下扩展晶体管数量带来的性能提升是有限的，而成本的提升则是非常明显的。

量子计算最大的特点就是具有超强的计算能力，所以量子计算作为未来计算的发展方向，受到了各个科技巨头以及学术机构的重视。经典计算机中一个晶体管，或一个存储位，在同一时刻，只能存储一位二进制数据信息——0或1。因此普通计算机中的2位存储位在某一时间仅能存储4个二进制数00、01、10、11中的一个，转换为十进制值分别为0，1，2，3。

量子的态叠加和纠缠原理产生了巨大的计算能力，量子计算机中的2位量子比特（quantum bit）寄存器可以同时存储这四个数——00、01、10、11，因为每一个量子比特可以表示两个值。也就是说如果我们要取出0-3的所有数时，只需要取一次，而经典计算机则需要顺序执行4次。继续增加量子比特时，系统所存储信息量呈指数增加。一个40比特的量子计算机，能在很短时间内解开1024位电脑花上数十年解决的问题。

然而量子的态叠加和纠缠状态极度脆弱，外界任何微弱的环境变化都可能对其造成破坏性影响，因此，量子计算机的核心部件通常处在接近绝对零度的密封环境中，防止受到其他粒子、电磁场、温度等因素的干扰。

最初，科学家通过用激光控制铍离子的电子态，造出了第一个量子力学逻辑门。现在，ionQ使用囚禁离子的技术制作的量子比特可以在几秒钟内维持稳态，但是隔离操作也意味着量子比特之间的交互变得困难，而控制组合体的难度，会随离子数目的增加指数级得升高。ionQ最近把 22 个镱离子纠缠成一条线形链，但至今，他还未能控制或查询所有的离子对。

2010年，其他形式的量子比特浮现出来——超导体制成的电流回路。Google就选择了极小的超导电路，并且已经制造出9量子比特的机器，并计划明年增至49量子比特。该技术有许多吸引人的优点：1. 电流回路可以被肉眼观察到。 2. 使用简单的微波仪器就能控制，不需要对操作要求苛刻的激光。3. 使用传统计算机芯片制造技术就能生产。 4. 运转速度非常快。但是，超导技术有易受环境噪音影响的致命缺陷。即使是控制设备的噪音，也能在远远不足一微秒的瞬间扰乱量子叠加。如今工程技术的优化，已使电路的稳定性提高了近百万倍，所以量子叠加状态可以维持数十微秒，但这仍远远不如离子。同样选择超导回路技术路线的还有IBM，2015年5月，IBM的研究人员完成了四量子比特原型电路，这一电路采用四个超低温超导设备构建。2016年5月，IBM发布了可在线访问的量子计算机，该量子计算机的处理器具有五个量子比特。

Microsoft在 2005 年，提出了一种在半导体-超导体混合结构中建造拓扑保护量子比特的方法，这种技术理论上会大幅降低错误，不过拓扑量子比特是否确实存在还有待证实。